This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS*
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

End of Result Set

Generate Collection

L2: Entry 1 of 1

File: JPAB

Sep 25, 1989

PUB-NO: JP401239866A

DOCUMENT-IDENTIFIER: JP 01239866 A TITLE: DIELECTRIC ISOLATION SUBSTRATE

PUBN-DATE: September 25, 1989

INVENTOR-INFORMATION:

NAME

COUNTRY

TANAKA, TAKESHI INOUE, HIRONORI

MOCHIZUKI, YASUHIRO

SUZUKI, TAKAYA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO: JP63065725

APPL-DATE: March 22, 1988

US-CL-CURRENT: 438/FOR.222; 438/404

INT-CL (IPC): H01L 21/76

ABSTRACT:

PURPOSE: To obtain a dielectric isolation substrate in which vertical and lateral elements are disposed in mixture with small bents by employing a single crystalline material as a support, providing no insulating film on the bottoms of one or more element islands, forming conduction between the island and the support, and electrically isolating the conductive region of the support from a nonconductive region.

CONSTITUTION: In a dielectric isolation substrate in which a single crystalline material is used as a support 3, no insulating film is provided on the bottom of at least one element island 4, the island 4 is made electrically conductive to the support 3, and the conductive region of the substrate 3 is electrically isolated from a nonconductive region 5. For example, a single crystalline board 3 is employed as the support material of single crystalline islands 1, 4 of the board, and a single crystalline island 1 for forming a logic element or the like, an insulating film 2 for electrically isolating the island 1, a single crystalline region 4 for forming a vertical element, and a diffused region 5 for electrically isolating the region 4 from its periphery are provided. Thus, since there is no difference of physical properties such as thermal expansion coefficients between the single crystalline island and the support, the board is scarcely bent. Accordingly, a decrease in the bent of the board and an increase in the diameter

decrease in the bent of the board and an increase in the diameter thereof can be performed, and the cost of a large current power IC can be reduced.

COPYRIGHT: (C) 1989, JPO&Japio

⑩ 公 開 特 許 公 報 (A) 平1-239866

⑤Int. Cl. ¹

識別記号

庁内整理番号

码公開, 平成1年(1989)9月25日

H 01 L 21/76

D - 7638 - 5F

審査請求 未請求 請求項の数 7 (全5頁)

図発明の名称 誘電体分離基板

②特 願 昭63-65725

②出 願 昭63(1988) 3月22日

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 ф 明者 \blacksquare ⑫発 究所内 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 洋 典 井 上 @発 明 者 究所内 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 望 康 弘 ②発 明 者 月 究所内 株式会社日立製作所日立研 也 茨城県日立市久慈町4026番地 明 渚 木 @発 究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 小川 勝男 外2名

明 和 老

1. 発明の名称

锈能体分離基板

- 2. 特許請求の範囲
 - 1. 単結晶材料を支持体とする調電体分離基板において、少なくとも1つの, 業子島の島底面に絶縁膜かなく、前記業子島が支持体と電気的に導通し、かつ支持体基板の前記導通領域と非導通領域が、電気的に分離されたことを特徴とする誘電体分離基板。
 - 特許請求の報照第1項において、支持体基板 の前記導通領域と非導通領域の電気的分離が P - n 分離であることを特徴とする誘電体分離基 板。
 - 3. 特許請求の報照第1項において、支持体基板 の前記導通領域と非導通領域の電気的分離が、 誘電体分離であることを特徴とする誘電体分離 基板。
- 74. 特許請求の報閲第1項において、支持体が複数の単結品基板の接合物であることを特徴とす。

る誘電体分離基板。

- 5. 特許請求の裁問第4項において、支持体となる複数の基板に、異なるパターンのp-n分離 領域が形成された誘電体分離基板。
- 6. 2枚の半導体基板の赤外線透過像パターンを 位置合せに使用し、接合することを特徴とする 誘電体分離基板の製造方法。
- 7. 第1の半導体基板を殺囚する第1の試料台と、第2の半導体基板を殺囚する第2の試料台と、前記第1および第2の半導体基板に赤外光を照射する手段と、前記第1および第2の半導体基板を透過した赤外線の計測手段とを有し、前記第1の試料台および第2の試料台は、前記計測手段の計測結果に基づいて相対的な位置を変化させることを特徴とする誘電体分離基板の製造数囚。
- 3. 発明の詳細な説明

(遊業上の利用分野)

本発明は、誘電体分離基級に係り、特に大電流 のインテリジェントパワー1 C用の基板に好適な 誘電体分離基板に関する。

[従来の技術]

上記従来技術では、単結晶島を支持する材料として、厚く堆積した多結晶Si層を用いている。 多結品Si層は高温下で単結局島上に形成される

素子が混在する、誘電体分離拡板を提供すること にある。

[課題を解決するための手段]

上記目的は、誘電体分離基板における単結晶島の支持体材料に単結晶基板を用い、縦型類子を形成する領域の支持体基板を、その周囲からp-n分離法もしくは誘電体分離法により電気的に分離することにより遠成される。

(作用)

本発明の作用を第1回を用いて説明する。同図において、1は論理教子等を形成する単結品為。2は単結品為を電気的に分離する絶縁膜。4は擬型教子を形成する単結品指領域、3は単結品基板、5は擬型教子領域を周囲から電気的に分離するための拡散領域である。単結品を支持体としているので、単結品為側との間に無聴張率等の物性の違いはなく、基板の適曲はほとんど生じない。

本発明によれば、単結晶落板を支持体結板として、 模型器子と模型器子を組み込んだ誘電体分離

。が、多結晶Siと単結晶Siでは熱膨張率が異な るため、形成後の基板には湾曲が生じてしまう。 また酸素雰囲気下で拡板を熱処理する工程では、 多結晶Siの粒界へ酸素が進入して多結晶層が膨 强するために、やはり基板が適面する。また、不 活性ガス中の高温熱処理時には、多結晶Siの結 品粒が若干成長するために多結晶Si側が収縮し 基板が海曲する。以上、多結晶堆積層を支持体に 用いる誘電体分離基板では、単結晶Siと多結晶 Siの物性の違いにより基板の適曲が生ずる。基 板に海曲が生ずると、ホトリソグラフイーの特度 低下、種々の海膜形成時の基板温度分布による膜 厚不均一等、製造プロセスにおける加工特度の低 下を招く、一方、平準体装置の製造に用いられる 基板の径は、製造コストの低波のために大口径が 進められている。猛板の曲率が一定の場合、猛板 'の渡曲高さは、基板の径の2乗に比例して大きく なる。大口径の基板を用いて半導体装置を製造す るには、液曲率の小さな基板を用いる必要がある。

本発明の目的は、適曲が小さく概型素子と横型

基板の作成が可能となる。これにより基板の湾曲低減,大口径化が可能となり、大電流パワーICのコスト低減の効果がある。また、楽子部で発生した熱が、高熱伝導度の単結晶Siの支持体を通して放熱されるため、楽子の大容量化が可能となる

〔 実 施 例 〕

2枚の拡板を翻水化処理する。 額水化処理は、ト リクレン等による有機洗浄、王水等による酸洗浄、 水洗、滑浄雰囲気下での乾燥からなり、基板表面 に確い自然酸化膜を形成するものである。親水化 処理ののち、基版を圧接し熟処理することにより、 Si表面对SiO2 表面、及びSi表面对Si表 面が強固に接合される。Si表面同志を接合した 領域では、電気的にも良好な接合が得られる。基 板を接合したのち煮子猛板を20μm厚まで研磨 し、ドライエツチ法等により、 凝子間分離湖 2 を 形成する。分離溝からSbを拡散しn+ 埋込層 6′を分離溝面に形成する。これにより接合前に 形成した単結晶島底面の埋込層6と連続して、穀 子島全体に埋込層が形成される。つづいて得表面 に厚さ2μmの熱酸化膜を形成したのち褥をCVD 法,スピンオン法等を用いてSiOzもしくは多 結晶Si等の材料により充限することにより横方 向の誘電体分離を完成させる。なお、酸化前の辨り 市が約3μm以下ならば、酸化による海面のふく らみによって脚が埋まるため、湖の充壌工程は不

.

要となる。以上の工程により得られた(3)の如 き誘電体分離基板に、通常の酸化。ホトリソ、拡 散等の工程を繰り返すことにより素子を形成する。 その一例として酸化膜なしで接合した領域には擬 形構造のパワートランジスタ8を、その周囲の単 結晶Si島には、横型構造の論理素子7を形成し たのが(4)である。各業子間は、熱酸化膜9に 設けられたコンタクトホールを通してARパター ン10によつて配線される。また縦型糸子の、支 持体側の電極は、ろうによつてステム12にダイ ポンディングされる。以上の工程により、 擬型 岩 子と構型素子を組み合わせたパワーICに好適な 議置体分離装板が得られる。素子部だけでなく支 特体も単結晶Siであるため、熱膨過率等の物性 の違いによる基板の海面は基本的に発生せず、大 口径基板の製造が可能となる。また、多結品Si よりも熱伝導度の高い単結晶Siの支持体によつ て岩子部とヒートシンクのステムが接続されてい るので、粛子の放熱性が向上する。このため類子 の大電力化が可能となる。本実施例では基板に種

種の加工をする前に接合を行うので接合される面の平坦度が良く、高い接着率が得られる。本実施例では、 選子の集積度を上げるためには、 アスペクト比の高い分離滞を形成する場合、 薄のアスペクト比を高くするとエッチレートが低くなつて しまい生産性が落しく低下する。また単結晶の原が厚くなると、 高アスペクト比の深い分離滞をポイドなしに充塡するのが難しくなる。

第2の実施例として厚い単結晶島を持つ誘電体分離基板のプロセスを説明する。第3図は分離で形成後に基板の貼り合わせを行うプロセスである。まずn型(100)面単結晶基板1′にKCOHエッチングにより深さ50μmのV字型の分離液を形成したのち、スチーム酸化として軽型系子が形成したのち、スチームでは、サームを形成して軽型系子が形成される領域のSiOx腹のみを放出して軽型系子が形成される領域のSiOx腹のみを放出して発型である。つずいて多結晶Sil3を引用して単地で分離準を充取したのち表面を形成して単地で分離準を充取したのち表面を形成して単地である。

し(2)の形状とする。その際、SiO2腹がなくSi基板が露出している領域では単結晶Siが成長している。つづいてボロン拡散でp型領域5を形成済のn型(100)面単結晶基板を、第1の実施例と同様にして接合し(3)の形状とする。これを、カテ島の厚さが50μmとなる。本次の形状の誘電体分離基板完成時には、誘電体分離基板完成時にはないでは、誘電体分離基板完成時になる。である。では、表面に占めるが確かが高くなる。である。では、表面に占めるがはないでは、表面に占めるが高でなる。である。なが得られる。

他の実施例について第4回により略説する。
(1)は、ボロン拡散でp型領域51,52,53を形成した3枚のn型基板31,32,33を支持体とする誘電体分離基板である。支持体を複数に分割して拡散を行つているので、拡散時間が短くなる。(2)は、2ケの模型素子部41,42が、支持体基板内で連結されているものである。
(3)は、支持体基板での絶縁分離も、SiO2膜

特勝平1-239866(4)

21による時間体分離を用いたものである。

P型領域を形成する場合は、不純物としてはポロンのみならず、アルミニウム等を使用してもよい。

以上述べた様に、基板接合により、機型幾子と 機型幾子を組み合わせたパワーIC用の誘電体分 難基板を作製できる。基板接合の際には、位置合 わせの精度が島の大きさ程度であることが必要で ある。

親水化処理(例王水洗浄等)されている2枚の基板は、直ちに強固に接合され、以後、位置ずれは生じない。これを、熱処理して完全な接合とすれば良い。試料台の一方は固定し、他方のみを移動させてもよい。


(発明の効果)


本発明によれば、集積回路を形成した海曲の少ない誘電体分離基板を得ることができる。

4. 図面の簡単な説明

第1図は、本発明による誘電体分離基板の基本 構造、第2図は本発明の一実施例の誘電体分離基 板の製造工程図、第3図は他の実施例の誘電体分 離基板の製造工程図、第4図はその他の実施例の 誘電体分離基板の断面図、第5図は、基板接合の 際の位置合わせ法の一例を示す図である。

1 …単結晶島、2,21…絶縁膜、3,31,32,32,33…単結晶支持体基板、4,41,42
 2 、33…単結晶支持体基板、4,41,42
 2 、数型素子を形成する単結晶領域、5,51,
 5 2,53…拡散領域、6,6′…n←埋込層、
 100…赤外線ランプ、101…赤外線顕微鏡。
 代理人 弁理士 小川勝男





特闘平1-239866 (5)

